INSULATING GATE TYPE SEMICONDUCTOR DEVICE

Patent Number:

JP10233506

Publication date:

1998-09-02

Inventor(s):

OTAKA NAOKI

Applicant(s)::

TOSHIBA CORP

Requested Patent:

□ JP10233506

Application Number: JP19970037623 19970221

Priority Number(s):

IPC Classification:

H01L29/78; H01L21/8234; H01L27/088; H03K17/08

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To preferentially reduce the cost of an insulating gate type semiconductor device by using a MOSFET of the same single channel type as that of a transistor for output as the transistor of a voltage comparator circuit which is a part of a protective circuit. SOLUTION: A semiconductor device is provided with a transistor 10 for output comprising an NMOSFET and an NMOSFET transistor 20 which is a part of a voltage comparator circuit. Since only the NMOSFET is used as the transistor of the voltage comparator circuit in this semiconductor device, the manufacturing process of a PMOSFET can be reduced when the transistor 10 comprises an Nchannel transistor. That is, when only the NMOSFET is used as the transistor of the voltage comparator circuit and the analog operations are utilized for the voltage comparing operations of the voltage comparator circuit, the cost of the semiconductor device can be reduced by suppressing the increase of the number of manufacturing processes, although the accuracy of the device becomes rough. Therefore, this semiconductor device is suitable in such a case that the cost must be reduced even at the sacrifice of the accuracy of the voltage comparator circuit.

Data supplied from the esp@cenet database - 12

(Concise explanations in relevancy)

Japanese laid-open patent publication No. H10-233506

Laid-open on September 2, 1998

Title of the invention: INSULATING GATE TYPE SEMICONDUCTOR DEVICE

Japanese laid-open patent publication No. 10-233506 discloses conventional semiconductor devices, which includes both a vertical MOS field effect transistor in a semiconductor substrate and a depletion type lateral MOS field effect transistor in a well region in the semiconductor substrate.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-233506

(43)公開日 平成10年(1998)9月2日

(51) Int.Cl. ⁶	識別記号	FI
H01L 29/78		H01L 29/78 657F
21/8234 27/088 H 0 3 K 17/08		H 0 3 K 17/08 C
		H01L 27/08 102A
		29/78 6 5 6 D
		李音語文 未請求 請求項の数4 〇1 (今 6 百)

(22)出願日 平成9年(1997)2月21日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 尾高 直樹

神奈川県川崎市幸区堀川町580番1号 株

式会社東芝半導体システム技術センター内


(74)代理人 弁理士 鈴江 武彦 (外6名)

(54) 【発明の名称】 絶縁ゲート型半導体装置

(57) 【要約】

【課題】パワーMOS FETにおいて、出力用トランジスタの異常時に出力用トランジスタのゲートを制御する保護回路の電圧比較回路を出力用トランジスタと同ーチップ上に搭載する場合に、低コスト化を優先して実現する。

【解決手段】Nチャネル型の出力用トランジスタ10 と、出力用トランジスタと同一チップ上に搭載され、出力用トランジスタの異常時に出力用トランジスタのゲートを制御する保護回路とを具備するMOS型半導体装置において、保護回路の一部である電圧比較回路のトランジスタとしてNMOS FET20のみが使用されている。



【特許請求の範囲】

【請求項1】 単一チャネル型の出力用トランジスタ と、前記出力用トランジスタと同一チップ上に搭載さ れ、前記出力用トランジスタの異常時に出力用トランジ スタのゲートを制御する保護回路とを具備し、

前記保護回路の一部である電圧比較回路のトランジスタ として前記出力用トランジスタと同じ単一チャネル型の MOS FETが使用されていることを特徴とする絶縁 ゲート型半導体装置。

【請求項2】 請求項1記載の絶縁ゲート型半導体装置 10

前記出力用トランジスタはNチャネル型のトランジスタ であり、

前記単一チャネル型のMOS FETは、ディプレッシ ョン型NMOSトランジスタおよびエンハンスメント型 NMOSトランジスタの両方を含むことを特徴とする絶 縁ゲート型半導体装置。

【請求項3】 請求項1記載の絶縁ゲート型半導体装置 において、

前記出力用トランジスタはNチャネル型のトランジスタ であり、

前記単一チャネル型のMOS FETは、エンハンスメ ント型NMOSトランジスタであることを特徴とする絶 縁ゲート型半導体装置。

【請求項4】 請求項1乃至3のいずれか1項に記載の 絶縁ゲート型半導体装置は、出力用トランジスタの過電 流時あるいは過電圧時あるいは過熱時に出力用トランジ スタの導通を遮断する保護回路を備えたパワーMOS FETあるいはパワーIGBTであることを特徴とする 絶縁ゲート型半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、絶縁ゲート型半導 体装置(MOS型半導体装置)に係り、特に出力用トラ ンジスタの異常(過電流、過電圧、あるいは過熱など) 時に出力用トランジスタのゲートを制御する保護回路を 出力用トランジスタと同一チップ上に搭載したMOS型 半導体装置に関するもので、インテリジェント型のパワ ーMOSモジュール、インテリジェント型のパワー I G BT (絶縁ゲート型バイポーラトランジスタ) などに使 40 されている。 用されるものである。

[0002]

【従来の技術】一般に、高電力のスイッチ出力を必要と するパワー半導体装置であって、例えばマルチセル構造 を有する電圧駆動型のパワートランジスタからなる主ス イッチ素子およびその制御用の半導体素子群が同一半導 体チップ上に集積化されたインテリジェント型の高耐圧 パワー半導体装置においては過電流制限回路が設けられ ている。

の過電流を検出して過電流検出信号を出力し、この過電 流検出信号をスイッチ素子用の駆動回路に伝達すること により、出力スイッチ素子をオフ状態に制御し、その破 壊を防止する(出力スイッチ素子を過電流から保護す る)。

【0004】上記したような出力用トランジスタの過電 流時あるいは過電圧時あるいは過熱時にMOS型出力用 トランジスタのゲートを制御するために設けられる保護 回路は、出力用トランジスタの動作状態を検出して得た 電圧と基準電圧とを電圧比較回路で比較することによっ て出力用トランジスタの異常時を検出した時に出力用ト ランジスタの導通を遮断させるように制御している。

【0005】図4は、パワーMOS FET (絶縁ゲー ト型電界効果トランジスタ) の過電流制限回路の従来の 一例を示す。図4において、10はマルチソース構造 (第1のソース10a、第2のソース10b) を有する DMOS(二重拡散型)パワーFETであり、そのドレ インは電源端子40に接続され、第1のソース(電流出 力端子)10aはICの電流出力端子(外部負荷接続端 子) 41に接続されている。42は電流出力端子41に 接続されている負荷回路である。

【0006】43は内蔵する電流源43aからパワーF ETのゲート容量Cに対する充電電流の供給出力をパワ ーFET駆動制御信号に応じてオン/オフ制御すること によりパワーFETのゲート電位を制御するためのパワ ーFET駆動回路である。

【0007】44はパワーFETの第2のソース(電流 検出用端子) 10bに接続され、上記電流検出用端子1 0 b に流れる電流を電圧信号に変換して出力する抵抗素 30 子である。

【0008】45は上記抵抗素子44からの出力が入力 し、この入力電圧を所定の基準電圧Vref と比較し、入 力電圧が基準電圧より大きくなった時(前記電流検出用 端子10bに流れる検出用電流の過電流時) に過電流に 応じた電流を出力するリニア型の電圧比較回路である。 【0009】46は上記電圧比較回路45の出力電流が ベース電流として与えられる出力用のNPNトランジス

タであり、そのコレクタ・エミッタ間が前記パワーFE T駆動回路43の出力ノードと接地ノードとの間に接続

【0010】上記電圧比較回路45および出力用トラン ジスタ46は、前記パワーFETの過電流時を検知し、 過電流に応じて前記パワーFET駆動回路43の出力電 流を引き抜いて接地電位に流すことによりパワーFET 10のゲート電位を制御する電圧比較型電流制御回路4 7を構成している。

【0011】次に、従来の電圧比較回路45の構成およ び動作を説明する。この電圧比較回路45は、それぞれ のベースに対応して入力電圧Vinおよび所定の基準電圧 【0003】この過電流制限回路は、出力スイッチ素子 50 Vref が与えられ、差動対をなすようにエミッタ相互が 直接に接続されたPNP型の第1のトランジスタQ41 および第2のトランジスタQ42と、上記差動対をなす トランジスタQ41、Q42のエミッタ共通接続ノード と第1の電源電位(高電位側の電源電位Vcc)との間に 接続された定電流源48と、前記第1のトランジスタQ 41のコレクタと第2の電源電位(低電位側の電源電 位、接地電位 Vss) との間にコレクタ・エミッタ間が接 続され、コレクタ・ベース相互が接続されたNPN型の 第3のトランジスタQ43と、コレクタが前記第2のト ランジスタQ42のコレクタに接続され、エミッタが接 10 構造内にP+ 半導体層あるいはN+ 半導体層を形なする 地電位Vssに接続され、ベースが前記第3のトランジス タQ43のベースに接続されたNPN型の第4のトラン ジスタQ44とからなる。上記第3のトランジスタQ4 3と第4のトランジスタQ44とはカレントミラー回路 を構成している。

【0012】上記電圧比較回路45の動作は、入力電圧 Vinが基準電圧Vref と等しい時には差動対をなすトラ ンジスタQ41、Q42に等しい電流が流れるので、電 圧比較回路45からの出力電流は生じない。これに対し て、入力電圧Vinが基準電圧Vref より大きい時には、 差動対をなすトランジスタQ41、Q42の電流が対応 して減少、増大する。この時、カレントミラー回路のト ランジスタQ43、Q44が減少し、トランジスタQ4 2に流れる電流とトランジスタQ44に流れる電流との 差電流(過電流に応じた電流)が出力する。

【0013】次に、上記構成の過電流制限回路の動作を 説明する。通常動作時には、電源端子40の印加電圧が 例えば12V、パワーFET駆動回路43のパルス信号 入力が0Vと例えば5Vとの間で変化してそのパルス信 号出力が0Vと例えば20Vとの間で変化する。この 際、パワーFET10のゲートに20Vが印加されてい る時には、パワーFETの電流出力端子10aに1Aが 流れ、その1/1000程度(1mA程度)の電流がパ ワーFET10の電流検出用端子10トに流れる。

【0014】この状態では、入力電圧Vinが基準電圧V ref と等しく、電圧比較回路 45 における差動対をなす トランジスタQ41、Q42に等しい電流が流れるの で、電圧比較回路45からの出力電流は生じない。

【0015】そして、負荷短絡時などに負荷インピーダ ンスが低下し、パワーFET10の出力電流および検出 用電流が増加し、検出用電流が基準電流を越えた時(過 電流時)、抵抗索子21からの入力電圧Vinが基準電圧 Vref より僅かに大きくなる方向に入力電圧 Vinと基準 電圧Vref との間に微小な電位差が生じる。これによ り、電圧比較回路45の出力電流がベース電流として与 えられる出力用のNPNトランジスタ46がパワーFE T駆動回路43の出力電流を引き抜いてパワーFET1 0をオフ状態にするように帰還制御することにより、パ ワーFET10を保護する。

【0016】従来、前記したような電圧比較回路45と 50 を提供することを目的とする。

して、高い精度を得るためにバイポーラ構造あるいはC MOS構造で実現しているが、出力用トランジスタの製 造工程と比べて製造工程数が増加する。

【0017】即ち、前記出力用トランジスタは、CMO S構造ではなく、片チャネル(通常はNチャネル)のM OS構造で実現される場合が殆んどであるが、このよう な片チャネル構造の出力用トランジスタと前記したよう なバイポーラ構造あるいはСМОS構造の電圧比較回路 とを絶縁分離用のP型半導体層を形成したり、CMOS ための工程数が増加する。

【0018】即ち、図5は保護機能を有する従来のパワ ーMOS FETの断面構造の一例の一部を示してい る。図5において、50はNMOS構造の出力用トラン ジスタ、51は出力用トランジスタのドレイン電極、5 2は電圧比較回路用の一部であるNPN型のバイポーラ トランジスタであり、N型半導体領域53、N+ 半導体 領域54のほかに、NPNトランジスタ52のベース領 域形成用のP型半導体領域55、NMOS構造の出力用 20 トランジスタ50とバイポーラ52とを絶縁分離するた めのP型半導体層56が必要である。

【0019】図6は保護機能を有する従来のパワーMO S FETの断面構造の他の例の一部を示している。図 6において、60はNMOS構造の出力用トランジス タ、61は出力用トランジスタのドレイン電極、62は 電圧比較回路用の一部であるCMOSトランジスタであ り、N型半導体領域63、N+ 半導体領域64のほか に、PMOSトランジスタ形成用のP+ ドレイン・ソー ス領域65、NMOS構造の出力用トランジスタ60と 30 CMOSトランジスタ62とを絶縁分離するためのP型 半導体層66が必要である。

【0020】図7は、図6中のCMOSトランジスタ6 2を使用した電圧比較回路の一例を示している。図7に おいて、Q1~Q5はPMOSトランジスタ、Q6~Q 8はNMOSトランジスタ、Rは抵抗素子、Vccは電源 電圧、Viは入力電圧、Vref は基準電圧、Vout は出 力電圧である。

[0021]

【発明が解決しようとする課題】上記したように出力用 トランジスタの異常時に出力用トランジスタのゲートを 制御する保護回路の電圧比較回路をCMOS構造あるい はBi-CMOS構造で実現して出力用トランジスタと 同一チップ上に搭載した従来のMOS型半導体装置は、 製造工程数が増加するという問題があった。

【0022】本発明は上記の問題点を解決すべくなされ たもので、出力用トランジスタの異常時に出力用トラン ジスタのゲートを制御する保護回路の電圧比較回路を出 カ用トランジスタと同一チップ上に搭載する場合に、低 コスト化を優先して実現し得る絶縁ゲート型半導体装置 5

[0023]

【課題を解決するための手段】本発明の絶縁ゲート型半導体装置は、単一チャネル型の出力用トランジスタと、前記出力用トランジスタと同一チップ上に搭載され、前記出力用トランジスタの異常時に出力用トランジスタのゲートを制御する保護回路とを具備し、前記保護回路の一部である電圧比較回路のトランジスタとして前記出力用トランジスタと同じ単一チャネル型のMOS FETが使用されていることを特徴とする。

[0024]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。図1は、本発明のMOS型 半導体装置の第1の実施の形態に係る保護機能を有する パワーMOS FETの断面構造の一例の一部を示している。

【0025】図1において、10は二重拡散型のNMOSFETからなる出力用トランジスタであり、11は出力用トランジスタのN+ドレイン領域、12は出力用トランジスタのN型ドレイン領域、13は出力用トランジスタのN+ソース領域、14は出力用トランジスタのチャネル形成領域、15は半導体基板表面のゲート絶縁膜、16は出力用トランジスタのソース電極、17は出力用トランジスタのゲート電極、18は出力用トランジスタのドレイン電極である。

【0026】20は電圧比較回路用の一部であるNMOSトランジスタであり、21はNMOSトランジスタ形成用のPウエル、22はNMOSトランジスタのN+ドレイン領域、23はNMOSトランジスタのが一ト電極、25はNMOSトランジスタのドレイン電極、26はNMOSトランジスタのソース電極である。

【0027】図2は、図1中のNMOSトランジスタ20を使用した電圧比較回路の一例を示している。図2において、Q9~Q11はディブレッション型のNMOSトランジスタ、Q12~Q18はエンハンスメント型のNMOSトランジスタ、Rは抵抗素子、Rは抵抗素子、Vccは電源電圧、Viは入力電圧、Vrefは基準電圧、Voutは出力電圧である。

【0029】差動増幅回路22は、ソース同士が共通接続されて差動対をなす比較電圧(検出対象電圧)入力用のエンハンスメント型のNMOSトランジスタQ13および基準電圧入力用のエンハンスメント型のNMOSトランジスタQ14と、上記共通接続されたノードと接地ノードとの間に接続された電流源用のNMOSトランジスタQ17と、Vccノードと前記差動対をなす2つのトランジスタQ13、Q14の各ドレインとの間にそれぞ

れ負荷素子として挿入され、それぞれドレイン・ゲート が接続されたディプレッション型のNMOSトランジス タQ9、Q10からなる。

6

【0030】そして、前記基準電圧入力用のNMOSトランジスタQ14のドレインはソースフォロア回路23によりバッファ増幅され、このソースフォロア回路23の出力はソース接地回路24により増幅されて出力する

【0031】前記ソースフォロア回路23は、Vccノー 10 ドと接地ノードとの間に、バッファ増幅用のエンハンス メント型のNMOSトランジスタQ12および電流源用 のエンハンスメント型のNMOSトランジスタQ18が 直列に接続されている。

【0032】前記ソース接地回路24は、Vccノードと接地ノードとの間に、負荷素子用のドレイン・ゲートが接続されたディプレッション型のNMOSトランジスタQ11および増幅用のエンハンスメント型のNMOSトランジスタQ15が直列に接続されている。

【0033】なお、前記電流源回路21のNMOSトラ の ンジスタQ16と前記差動増幅回路22の電流源用のN MOSトランジスタQ17と前記ソースフォロア回路2 3の電流源用のNMOSトランジスタQ18とは、ゲート相互が接続されてカレントミラー回路を形成している。

【0034】ここで、少なくとも前記差動対をなす2つのトランジスタQ13、Q14のいずれか一方のゲート・ソース間電圧VGSは、ゲート閾値電圧Vth以上である必要がある。

【0035】上記構成のMOS型半導体装置によれば、 30 電圧比較回路のトランジスタとしてNMOS FETの みを使用しているので、出力用トランジスタがNチャネ ル型のトランジスタである場合にはPMOS FETの 製造工程を削減することが可能になる。

【0036】即ち、電圧比較回路のトランジスタとして NMOS FETのみを使用し、NMOS FETのア ナログ動作を利用して電圧比較動作を行わせれば、精度 は粗くなるが、製造工程数の増加を抑制し、コストダウ ンを図ることが可能になるので、出力用トランジスタ保 護回路の一部である電圧比較回路の精度を犠牲にしても 低コストルを優生したい場合に保険である

【0037】ところで、ディプレッション型トランジスタは製造工程が多く、しかも、チャネル領域に不純物を注入するために専用のマスクを必要とするので、コストが増大するという問題を有している。近時、半導体記憶装置の高集積化が進に従い、チップコストの低減が重要な課題となっており、ディプレッション型トランジスタを使用せずに回路を構成することが望まれており、このような要望に沿う電圧比較回路を以下に説明する。

スタQ17と、Vccノードと前記差動対をなす2つのト 【0038】図3は、図1中の電圧比較回路用のNMO ランジスタQ13、Q14の各ドレインとの間にそれぞ *50* Sトランジスタとしてエンハンスメント型トランジスタ 7

のみを使用した例を示している。図3において、Q19 ~Q22はエンハンスメント型のNMOSトランジス タ、R1~R5は抵抗素子、Vccは電源電圧、Viは入 力電圧、Vref は基準電圧、Vout は出力電圧である。 【0039】即ち、差動増幅回路31は、ソース同士が 共通接続されて差動対をなす比較電圧(検出対象電圧) 入力用のエンハンスメント型のNMOSトランジスタQ 20および基準電圧入力用のエンハンスメント型のNM OSトランジスタQ21と、Vccノードと前記差動対を なすトランジスタQ20、Q21の各ドレインとの間に それぞれ接続された抵抗素子R1、R2と、前記トラン ジスタQ20、Q21の共通接続されたノードと接地ノ ードとの間に接続された抵抗素子R3からなる。

【0040】そして、前記基準電圧入力用のNMOSト ランジスタQ21のドレインはソースフォロア回路32 によりバッファ増幅され、このソースフォロア回路32 の出力はソース接地回路33により増幅されて前記出力 ノードから出力する。

【0041】前記ソースフォロア回路32は、Vccノー ドと接地ノードとの間に、バッファ増幅用のエンハンス 20 比較回路の一例を示す回路図。 メント型のNMOSトランジスタQ19および抵抗素子 R4が直列に接続されている。

【0042】前記ソース接地回路33は、Vccノードと 接地ノードとの間に、負荷用の抵抗素子R5および増幅 用のエンハンスメント型のNMOSトランジスタQ22 が直列に接続されている。


【0043】ここで、少なくとも前記差動対をなす2つ のトランジスタQ20、Q21のいずれか一方のゲート ・ソース間電圧VGSは、ゲート閾値電圧Vth以上である 必要がある。

【0044】なお、本発明は、上記各例のパワーMOS FETに限らず、例えばマルチエミッタ構造を有する Nチャネル型のIGBTを出力用トランジスタとして用 いたインテリジェント型のパワーIGBTにも適用する ことができる。

[0045]

【発明の効果】上述したように本発明のMOS型半導体

【図1】



装置によれば、出力用トランジスタの異常時に出力用ト ランジスタのゲートを制御する保護回路の電圧比較回路 を出力用トランジスタと同一チップ上に搭載する場合 に、低コスト化を優先して実現することができる。

【図面の簡単な説明】

【図1】 本発明のMOS型半導体装置の第1の実施の 形態に係るパワーMOS FETの構造の一例の一部を 示す断面図。

【図2】図1中のNMOSトランジスタを使用した電圧 10 比較回路の一例を示す回路図。

【図3】図1中のNMOSトランジスタを使用した電圧 比較回路の他の例を示す回路図。

【図4】パワーMOS FETの過電流制限回路の従来 の一例を示す回路図。

【図5】保護機能を有する従来のパワーMOS FET の構造の一例の一部を示す断面図。

【図6】保護機能を有する従来のパワーMOS FET の構造の他の例の一部を示す断面図。

【図7】図5中のCMOSトランジスタを使用した電圧

【符号の説明】

10…NMOS構造の出力用トランジスタ、

11…出力用トランジスタのN+ ドレイン領域、

12…出力用トランジスタのN型ドレイン領域、

13…出力用トランジスタのN+ ソース領域、

14…出力用トランジスタのチャネル形成領域、

15…半導体基板表面のゲート絶縁膜、

16…出力用トランジスタのソース電極、

17…出力用トランジスタのゲート電極、

30 18…出力用トランジスタのドレイン電極、

20…NMOSトランジスタ、

21…NMOSトランジスタ形成用のP型半導体領域、

22…NMOSトランジスタのN+ ドレイン領域、


23…NMOSトランジスタのN+ ソース領域、


24…NMOSトランジスタのゲート電極、


25…NMOSトランジスタのドレイン電極、


26…NMOSトランジスタのソース電極。

[図2]









【図5】

